很多客戶經(jīng)常會(huì)問：PCB線路板設(shè)計(jì)常會(huì)遇到哪些問題？下面就讓專業(yè)PCB廠家來告訴你。

1、為什么布線的時(shí)候盡量不要跨電源分割？

因?yàn)樾盘?hào)跨越了不同電源層后，它的回流途徑變長，容易受到干擾。當(dāng)然對(duì)于低速的信號(hào)是可以的，對(duì)于高速信號(hào)就要認(rèn)真檢查，盡量不要跨越。

2、有些單板會(huì)有對(duì)外的輸入輸出界面，如果對(duì)它們的接地設(shè)計(jì)得不好也會(huì)影響到正常工作，并且會(huì)成為對(duì)外的電磁干擾源，把板內(nèi)的噪聲向外發(fā)送。一般來說會(huì)單獨(dú)分割出一塊獨(dú)立的界面地，與信號(hào)地的連接采用細(xì)的走線連接，可以串上 0 歐姆或者小阻值的電阻。

3、常見的接地符: PE,PGND,FG－保護(hù)地或機(jī)殼；GND－工作地；DGND－數(shù)字地； AGND－模擬地；LGND－防雷保護(hù)地。

4、PCB板材如何選擇？

選擇 PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。就電氣而言，要注意介電常數(shù)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。

5、如何避免高頻干擾？

基本思路是盡量降低高頻信號(hào)電磁場的干擾，也就是所謂的串?dāng)_。可用拉大高速信號(hào)和類比信號(hào)之間的距離；還要注意數(shù)位地對(duì)類比地的噪聲干擾。

6、差分對(duì)的布線為何要適當(dāng)?shù)目拷移叫校?/p>

所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦浴Ｈ魞删€忽遠(yuǎn)忽近 , 差分阻抗就會(huì)不一致 ,就會(huì)影響信號(hào)完整性及時(shí)間延遲。

7、添加測試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？

這就要看加測試點(diǎn)的方式和信號(hào)到底多快而定。基本上外加的測試點(diǎn)可能加在線上或是從在線拉一小段線出來。前者相當(dāng)于是加上一個(gè)很小的電容在線上，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率有關(guān)。